P000 Architektura počítačů

Obsah
Předchozí: Obvod pro rotaci bitů vpravo, vlevo a beze změny, komparátor

Paměti

Máme tyto druhy:

vnější paměti
vnitřní paměti
registry

Parametry pamětí:

vybavovací doba (tj. čas přístupu k záznamu v paměti) = 10 ns...100 ms
rychlost toku dat (tj. počet přenesených bitů za sekundu)
kapacita paměti (tj. počet bitů, slabik, slov)
cena za bit
přístup
- přímý
- sekvenční
destruktivnost při čtení
energetická závislost a nezávislost
statika a dynamika
spolehlivost
- Definujeme v rozmezí teplot (např. 1 porucha za 5000 hodin, 1 chyba na 10¹³ bitů toku)

Parametry aplikované na typech pamětí:

vnější paměti
vnitřní paměti
zápisníková paměť = sada registrů
řídící pamět - pro zaznamenání stavu programů
vyrovnávací paměť (též cache) - k vyrovnání rozdílů v toku dat
- mezi procesorem a pamětí
- mezi procesorem a V/V zařízením

Další: Vnitřní paměti
Obsah

P000 Architektura počítačů

Obsah
Předchozí: Paměti

Vnitřní paměti

Klasifikace pamětí podle způsobu čtení a zápisu:

Fyzická struktura paměti:

Fyzická struktura paměti

Následující: Permanentní paměti
Obsah

P000 Architektura počítačů

Obsah
Předchozí: Vnitřní paměti

Permanentní paměti

paměti určené pouze pro čtení
základem je ROM (read only memory)

ROM

ROM - 20020a.gif

PROM (programable ROM)

PROM - 20020b.gif

EPROM (erasable PROM)

mazání - působením UV záření (cca. 20 minut speciální lampou) se obsah maže tím, že se elektrony rozptýlí
programování - elektricky; elektrony se shromáždí na jedné straně přechodu..

EEPROM (electrically EPROM)

mazání elektrickým proudem == RMM (read mostly memory)

Následující: Asociativní paměť
Obsah

P000 Architektura počítačů

Obsah
Předchozí: Permanentní paměti

Asociativní paměť

= CAM (contents addressable memory)

CAM 20025a.gif

Zapojení 1 bitu klíče:

Následující: Struktura, fáze, registry, typy instrukcí, instrukce
Obsah

P000 Architektura počítačů

Obsah
Předchozí: Asociativní paměť

Procesor

Procesor je synchronní stroj řízený řadičem.
Základní frekvence = takt procesoru.
Strojový cyklus = čas potřebný k zápisu (čtení) slova z paměti (např. 3 takty)
Instrukční cyklus = čas potřebný pro výběr a provedení instrukce

Příklad formátu instrukce:

Operační kód (operační znak)

Adresa operandu / operand

Adresa 2. operandu / 2. operand

^ ne u všech instrukcí ^

Fáze procesoru:

výběr
- operačního kódu z paměti
- operandu / adresy operandu z paměti
provedení instrukce
přerušení

Výběr instrukcí je řízen registrem:

čítač instrukcí (adres)
PC (Program Counter)
IP (Instruction Pointer)

Po provedení instrukce se zvyšuje o délku instrukce. Plní se např. instrukcí skoku.

Počítač

pracující ve dvojkovém doplňkovém kódu
registry
- A - střádač - 8 bitový (slabika) (Accumulator)
- PC - čítač instrukcí - 16 bitový (slovo) (Program Counter)
paměť

64 KB
adresovatelná jednotka = slabika
PC - čítač instrukcí - 16-bitový (slovo)
data - 8 bitová

příklad - zapojení mikroprocesoru Intel 8080 (1979) - 8 bitový procesor

8 bitový procesor
0,0 - impulsy vnějších hodin

I. část instrukčního souboru

LDA adresa - Load A Direct
- naplní registr A obsahem slabiky z paměti
- uložení instrukce v paměti:

operační znak	16 bitová adresa paměti
3Ah	nižší slabika adresy	vyšší slabika adresy

STA adresa - Store A Direct
- Uloží reg. A do paměti
- uložení instrukce v paměti

operační znak	16 bitová adresa paměti
32h	nižší slabika adresy	vyšší slabika adresy

JMP adresa - Jump Unconditional
- nepodmíněný skok na adresu
- uložení instrukce v paměti:

operační znak	16 bitová adresa paměti
0DAh	nižší slabika adresy	vyšší slabika adresy

Příklad: X=Y

LDA 101h
STA 100h

obsahy paměti :
100h ..X
101h ..Y

Další příklad:

200h: LDA 101h
203h: STA 100h
206h: ...

adresa	200h	201h	202h	203h	204h	205h	206h
obsah	3Ah	01	01	32h	00	01	...

Následující: Fáze instrukcí, příznakový registr
Obsah

P000 Architektura počítačů

Obsah
Předchozí: Procesor, počítač, instrukce I

Interní registry (programátorovi neviditelné)

IR - instrukční registr (8bitový); je napojen na dekodér instrukcí (řadič)
DR - datový registr (8 bitový); registr pro čtení/zápis dat z/do paměti
AR - adresový registr (16 bitový); adresa pro čtení/zápis z/do paměti
TA - Temporary Address register (skládá se z TA_H (TA High - 8 bitů), TA_L (TA Low - 8bitů))

Fáze instrukcí (mikroinstrukce)

Fáze instrukce LDA
- 200 > PC - počátační nastavení PC
- PC > AR, 0 > WR, DR > IR - výběr operačního znaku
- PC + 1 > AR, 0 > WR, DR > TA_L - výběr operandu
- PC + 2 > AR, 0 > WR, DR > TA_H - výběr operandu
- TA > AR, 0 > WR - výpěr operandu
- DR > A - provedení instrukce
- P3 + 3 > PC - aktualizace PC
Fáze instrukce STA
- 200 > PC - počátační nastavení PC
- PC > AR, 0 > WR, DR > IR
- PC + 1 > AR, 0 > WR, DR > TA_L
- PC + 2 >AR, 0 > WR, DR > TA_H
- A > DR
- TA > AR, 1 > WR
- PC + 3 > PC
další registry B, C, D, E, H, L (8 bitové)
instrukce přesunu mezi registry MOV R₁, R₂- kódování - 1 slabika (kombinace registrů je součástí operačního znaku)
Fáze MOV
- PC > AR, 0 > WR, DR > IR
- r1 > r2
- PC + 1 > PC
Aritmetické instrukce
Fáze INR (Increment Register)
- PC > AR, 0 > WR, DR > IR
- r + 1 > r
- PC + 1 > PC
Fáze ADD (Add register to A)
- PC > AR, 0 > WR, DR > IR
- A + r v A
- PC + 1 > PC
Fáze CMA (Complement A) ... (= inverze všech bitů registru A)
- PC > AR, 0 > WR, DR > IR
- NOT A > A
- PC + 1 > PC

Příznakový registr F procesoru I8080

Z (Zero) - = 1 při nulovém výsledku operace, =0 při nenulovém

S (Sign) - Kopie znaménkového bitu výsledku operace

CY (Carry) - Kopie bitu přenášeného z nejvyššího řádu výsledku operace

AC (Auxilary Carry) - přenos mezi bitem 3 a 4 výsledku

	7	6	5	4	3	2	1	0

< < CY < ^				^ < AC < ^

P (Parity) = 1 při sudé paritě výsledku, =0 při liché paritě výsledku

Příznaky nastavují instrukce: INR, ADD, CMA

Příznaky nemění instrukce: LDA, STA, JMP, MOV

Fáze CMP r (Compare Register with A)
- PC > AR, 0 > WR, DR > IR
- A - r >> nastavení příznaků
- PC + 1 > PC

Následující: Instrukce v paměti a podmíněné skoky
Obsah

P000 Architektura počítačů

Obsah
Předchozí: Fáze instrukcí, příznakový registr

Podmíněné skoky

tj. skoky podle obsahu příznakového registru

Vzor instrukce: podmínka adresa

PC > AR, 0 > WR, DR > IR
if podminka then
- PC + 1 > AR, 0 > WR, DR > TA_L
- PC + 2 > AR, 0 > WR, DR > TA_H
else
- PC + 3 > PC
endif

Instruke:

JC - CY=0
JNC - CY=1
JZ - Z=1
JNZ - Z=0
JP - S=0
JM - S=1

Příklady

X .... 100h
Y .... 101 h

X:=X + Y

LDA 100h
MOV B,A
LDA 101h
ADD B
STA 100h

IF X=Y THEN ANO ELSE NE

LDA 100h
MOV B,A
LDA 101h
CMP B
JZ ANO

:NE
........
JP VEN
:ANO
....
:VEN

IF X<=Y THEN ANO ELSE NE

LDA 100h
MOV B,A
LDA 101h
CMP B
JP ANO

:NE
........
JP VEN
:ANO
....
:VEN

X:=X - Y

LDA 100h
MOV B,A
LDA 101h
CMA
INR A
ADD B
STA 100h

IF X<Y THEN ANO ELSE NE

LDA 100h
MOV B,A
LDA 101h
CMP B
JM ANO

:NE
........
JP VEN
:ANO
....
:VEN

WHILE Y>=X DO B

opakuj: LDA 100h
            MOV B,A
            LDA 102h
            CMP B
            JP blok
            JMP Konec
Blok     .......
            ........
            JMP Opakuj
Konec

Uložení instrukcí v paměti:

for i:= 1 TO X do B;

0FFh	1
100h	X
102h	i
.....
.....
200h	LDA 0FFh
203h	STA 102h	; i:= 1
206h	MOV B, A	; reg. B:= i
207h	LDA 100h
20Ah	CMP B	; X - i
20Bh	JM 300Ah
20Eh	blok B
....
....
300h	LDA 102h
303h	INR A
304h	STA 102h	; i:= i + 1
307h	JMP 206h
30Ah

Následující: Zásobník a V/V operace
Obsah

P000 Architektura počítačů

Obsah
Předchozí: Instrukce v paměti a podmíněné skoky

Zásobník

Struktura Last - in, First - out (LIFO)

Umístěn kdekoli v opereční paměti

Registr SP (Stack Pointer (16 bitový))

Plnění SP instrukcí LXISP hodnota Load Immediate. Fáze instrukce:

PC > AR, 0 > WR, DR > IR
PC + 1 > AR, 0 > WR, DR > TAL
PC + 2 > AR, 0 > WR, DR > TAH
TA PC + 2 > AR, 0 > WR, DR > TAL SP
PC + 3 > PC

Práce se zásobníkem

Instrukce

PUSH B | D | H |PSW
POP B | D | H |PSW

Fáze instrukce PUSH

PC > AR, 0 > WR, DR > IR
SP - 1 > AR, B | D | H |PSW > DR, 1 > WR
SP - 2 > AR, B | D | H |PSW > DR, 1 > WR
SP - 2 > SP
PC + 1 > PC

Fáze instrukce POP

PC > AR, 0 > WR, DR > IR
SP > AR, 0 > WR, DR > C | E | L | Fl
SP + 1 > AR, 0 > WR, DR > B | D | H | A
SP + 2 > SP
PC + 1 > PC

Příklad:

LXISP 100h
PUSH B
PUSH D

1000h	B
0FFFh	C
0FFEh	D
0FFDh	E	< SP
0FFCh
0FFBh
0FFAh
..	..
..	..
..	..

Pozor, žádná kontrola podtečení !

Zásobník a volání podprogramu

Instrukce

CALL adresa
RET

Příklad:

*1
100h CALL 200h
103h *3

......

200h
*2
210h RET
211h .......

1000h
0FFEh
0FFCh
0FFAh		*< SP 1 3*
0FF8h	103h	*< SP 2**
0FF6h
....

Fáze instrukce CALL

PC > AR, 0 > WR, DR > IR
PC + 3 > TA
SP - 1 > AR, TAH > DR, 1 > WR
SP - 2 > AR, TAL > DR, 1 > WR
SP - 2 > SP
PC + 1 > AR, 0 > WR, DR > TAL
PC + 2 > AR, 0 > WR, DR > TAH
TA > PC

Fáze instrukce RET

PC > AR, 0 > WR, DR > IR
SP > AR, 0 > WR, DR > TAL
SP + 1 > AR, 0 > WR, DR > TAL
SP + 2 >SP
TA > PC

Programování V / V operací

Instrukce

OUT - zapíše obsah A na V/V sběrnici
IN - přečte obsah V/V sběrnice do A

START - zahájí V /V operaci

FLAG adresa - skok na adresu, není-li operace hotova

PROCESOR		V / V zařízení
	SBĚRNICE
	>>> START >>>

	<<< HOTOVO (FLAG) <<<

Příklady:

Přenos A (100h) do výstupního zařízení

1000h	LDA 100h
1003h	OUT
1004h	START
1005h	FLAG 1005h
1008h

Čtení vstupního zařízení a uložení do A(100h)

1000h	START
1001h	FLAG 1001h
1004h	IN
1005h	STA 100h
1008h

Následující: Multiprogramové zpracování a signál RESET
Obsah

P000 Architektura počítačů

Obsah
Předchozí: Zásobník a V/V operace

Multiprogramové zpracování

Program 1	Výpočet	Tisk	Výpočet
Program 2		Výpočet		Výpočet
		^
		okamžik přerušení progr. 2

Přerušovací systém (iterrupt system) umožňuje přerušení běžícího procesu a aktivuje rutinu pro obsluhu přerušení.

Činnost při přerušení:

Přerušení provádění programu
Úklid PC, A, .....
Provedení obslužné rutiny
Obnovení PC, A .... a tím pokračování v provádění programu

Kdy lze přerušit proces ?

pouze po provedení instrukce (nikoli během ní > instrukce musí dokončit všechny své fáze)
je-li to povoleno (každý procesor má příznak, kterým se přerušení zakazuje a povoluje). Např. IF (Interrupt FLAG).
Instrukce STI (přerušení povoleno > IF:=1)
Instrukce CLI (přerušení zakázáno > IF:=0)
procesor nelze přerušit bezprostředně po zahájení obsluhy předchozího přerušení
přerušení se vyvolá signálem Interrupt

Schéma uplatňování přerušení

Při přerušení se uplatní tyto fáze:

PC > TA
SP - 1 > AR, TAH > DR, 1 > WR
SP - 2 > AR, TAL > DR, 1 > WR
SP - 2 > SP
0 > IF
adresa programu pro obsluhu přerušení > PC

Příklad konstrukce programu pro obsluhu přerušení

100h	PUSH PSW	úklid registru A
101h	..	obsluha přerušení
.....	..
.....	..
.....	POP PSW	obnovení registru A
.....	STI	povolení přerušení
.....	RET	návrat do přerušeného procesu

Singál RESET

Nastavení počítače do počátečních podmínek a předání řízení zaváděcímu programu v permanentní paměti

Příklad: Rozdělení paměti 'našeho' pomyslného počítače

65535	ROM	< 1 kB <	< 64 kB <
64512
64511	RAM

0

Signál Reset se uplatní kdykoli - tj. i uvnitř fází instrukce

Fáze RESET:

0 > IF (zakázání přerušení)
64512 > PC (skok do ROM)

Činnosti po zapnutí počítače:

vyčkání asi 1s (doba náběhu a ustálení zdroje)
generování signálu RESET

Následující: Virtuální paměťAdresace v chráněném režimu a řídící registry
Obsah

Michal Brandejs brandejs@informatics.muni.cz