PV109: Historie a vývojové trendy ve VT Vývojové trendy Luděk Matýska Fakulta informatiky Masarykovy univerzity podzim 2015 Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 1/46 Vývojové trendy ve výpočetní technice • Procesory • Operační paměti • Internet • Superpočítače Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 2 / 46 rocesory • Pojem procesor je používán v počítačovém průmyslu již od 60. let 20. století o Mozek počítače" • Zpracování sledu instrukcí programů • Provádí aritmetické a logické operace spolu s operacemi vstupu a výstupu Zdroj: http://intel.com Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 3 / 46 erminoiogie • Instrukce - posloupnost bitů reprezentujících příkaz pro provedení jedné atomické operace • Program - posloupnost instrukcí • Takt procesoru - frekvence krystalového oscilátoru • Délka slova - vyjadřuje počet bitů, který je procesor schopen zpracovat v jednom kroku • Počet tranzistorů - udává, kolik tranzistorů je na procesoru; míra složitosti procesoru • Výrobní technologie - značí zpravidla velikost nejmenší součástky, kterou je možné vyrobit; jednotky jim, nm Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 4 / 46 ooreuv zákon • Autorem je Gordon Moore, spoluzakladatel a bývalý ředitel Intel Corp. • Počet tranzistorů, které mohou být umístěny na integrovaný okruh se při zachování stejné ceny zhruba každých 18 měsíců zdvojnásobí". • Jedná se spíše o empirické pravidlo, vyslovené roku 1965. • Předpokládá se, že tento trend bude pokračovat minimálně do roku 2015, možná i déle. • Další parametry korespondující s Mooreovým zákonem: výkon procesoru, kapacita pamětí, počet a velikost pixelů v digitálních fotoaparátech, .. . Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 5 / 46 ooreuv zákon pro procesory a paměti Zdroj: http://cmg.org Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 6 / 46 • První jednočipový mikroprocesor • Uveden 15. listopadu 1971 o Frekvence 740 kHz, 0,07 MIPS • Instrukční sada čítala 46 instrukcí • 2300 tranzistorů vyrobených IQjim technologií • Adresovatelná paměť 640 bytů • Šírka sběrnice 4b (multiplex adresová/datová kvůli malému počtu pinů) • Původně určená pro kalkulátor Busicom 141-PF Zdroj: http://computermuseum.li Busicom 141-PF Zdroi- httn ://c:4004 . com Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 7/46 • Uveden 1. dubna 1972 • První 8bitový procesor • Frekvence 800 kHz • Instrukční sada čítala 48 instrukcí • 3500 tranzistorů vyrobených IQjim • Adresovatelná paměť 16 KB • Určen pro mikropočítač Datapoint Zdroj: http://old-computers.com Zd roj: http://history-computer.com Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 8 / 46 • 8bitový procesor představený v roce 1974 • Snadnější integrace než u Intel 8080 -nevyžadoval další podpůrné čipy na základní desce • lôbitová adresová sběrnice, 8bitová (obousměrná) datová sběrnice • Instrukční sada čítala 72 instrukcí • Frekvence 1 MHz, poslední generace až 2 MHz • Uplatnění vedle osobních počítačů (např. SWTPC 6800, Tektronix 4051) také v průmyslu Zdroj: http://en.wikipedia.org Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 9 / 46 • Uveden 8. června 1978, první procesor architektury x86 • Frekvence 4,77 - 10 MHz • lôbitová datová sběrnice, 20bitová adresová • 29 000 tranzistorů vyrobených technologií • Adresovatelná paměť až 1 MB • Používán v přenosných počítačích (např. Compaq Portable) a v IBM PS/2 8086 internal structure Zdroj: http://old-computers.com Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 10 / 46 - moze • Uveden 1. června 1979 • Zpětně kompatibilní s 8086 • Vnitřně 16bitová architektura, navenek pouze 8bitová sběrnice • 20bitová adresová sběrnice (stejně jako 8088) • Velmi úspěšný, zejména kvůli IBM-PC Zd roj: http://micro.magnet.f su.edu Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 11 / 46 • 32bitový CISC mikroprocesor uvedený v roce 1979 • Takt procesoru postupně 4-16,67 M Hz • Vnitřní 32bitová adresová sběrnice, vnější 16bitová • Umožňoval adresovat až 16 MB paměti • Používán ve víceuživatelských mikropočítačích (např. HP9000, systémy SUN Microsystems), po snížení cen ve 2. polovině 80. let i v osobních počítačích (např. Apple Macintosh, Commodore Amiga) • Architektura se používá při návrhu nových procesorů dodnes Zd roj: http: //www. hacking- cult. org/ Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 12 / 46 • Uveden 17. října 1985 o Taktovací frekvence 16 - 33 M Hz • Plně 32bitový procesor (datová i adresová sběrnice) o Adresovatelná paměť až 4 GB • Virtuální paměť 64 TB • 275 000 tranzistorů (Ijim technologie) • Zpětně kompatibilní s x86 (16bit) • Různé varianty: Í386 SX/CX/DX/SL Zdroj: http://pipux.net Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 13 / 46 • Scalable Processor ARChitecture o 32bitová RISC architektura navržená firmou Sun Microsystems, uvedená v roce 1986 • V následujících letech se dočkala několika revizí • Takt procesoru 14,28 - 40 MHz, výrobní technologie 1,3/im, o Až 128 KB LI cache • Výkon 10 MIPS, resp. 1,6 MFLOPS • Vzniklo několik open source implementací SPARC • Koncept dopředně binární kompatibility Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 14 / 46 • Performance Optimization With Enhanced RISC • Více-čipový procesor vyvinutý v IBM a uveden v roce 1990 • Procesory s frekvencí 20, 25 nebo 30 MHz • Modulární návrh • ICU - instruction cache unit • FXU - fixed-point unit • FPU - floating-point unit • DCU - data-cache unit (několik) • SCU - storage-control unit • I/O unit • Určen primárně pro servery a výkonné pracovní stanice Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 15 / 46 entium • 5. generace procesorů Intel (P5), uveden 22. 3. 1993 • Označení názvem kvůli patentům (nelze patentovat číslo) • Frekvence 60-66 MHz, 16 KB LI cache • 64bitová datová a 32bitová adresová sběrnice o 4 GB adresovatelné paměti, až 64 TB virtuální • 3,1 milionu tranzistorů vyrobených 0,8/im technologií 9 Superskalární architektura o PGA pouzdro (Pin Grid Array), 273 pinů Zdroj: http: //computerhistory. org Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 16 / 46 ension • Uveden 8. ledna 1997 • Frekvence sběrnice 66 MHz, 32 KB LI cache o 296/321pinové PGA pouzdro • 4,5 milionu tranzistorů (0,35/im) o Podpora pro multimédia Intel MMX - SIMD instrukční sada pentium® w/MMX™tech Zdroj: http://it.wikipedia.org Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 17 / 46 e První x86 procesor vyvinutý zcela v AMD • Hlavní konkurent procesorové řadě Intel Pentium q Představen se zpožděním v roce 1995 • Takt procesoru 75 - 133 M Hz • 4,3 milionu tranzistorů • 5 celočíselných jednotek, 1 pro práci s čísly s pohyblivou desetinnou čárkou • Označení PR (Pentium Rate) pro srovnání s procesory Pentium (např. AMD K5 PR166 běžel na frekvenci 116 MHz) Zdroj: http://pipux.net Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 18 / 46 un • Představen v roce 1995 • Procesor implementuje architekturu SPARC V9 • Takt procesoru 143-200 MHz • 3,8 milionu tranzistorů, 0,47/im technologie • Superskalární procesor s in-order vykonáváním instrukcí • 2xLl cache o velikosti 16 KB • Volitelná L2 cache 512 KB - 4 MB • Další procesor architektury SPARC V9 -Fujitsu SPARC64 Zdroj: http://en.wikipedia.org DDR3 Interface Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT Zdroj: http://theregister.co.uk podzim 2015 19 / 46 rocesory generace o Pentium Pro (1995) • Pentium II (1997) • Pentium II Xeon (1998) - serverová řada o Pentium III (1999) • Zavedení L2 cache (512 KB) • Takt procesoru až 600 MHz • Internet Streaming SIMD instrukce o 9,5 milionu tranzistorů (0,25/xn7) Zdroj: http: //www.tayloredge.com/museum/ Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 20 / 46 E aisi procesory raay • PowerPC (1993) • Upravená RISC architektura, vyvinut ve spolupráci s Apple a Motorola • Určen pro osobní počítače, 32bitová architektura později rozšířená na 64bitovou o POWER3 (1998) • Plně 64bitový procesor o 15 milionů tranzistorů, zdvojená LI cache navýšena na 64 KB • POWER5 (2004) • Dvoujádrový procesor s podporou SMT (2 vlákna/jádro) • Současná verze POWER7 Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 21 / 46 rovnaní cípu POWER4 Core POWERS Core Zdroj: http://ibm.com Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 22 / 46 Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 23 / 46 entium generace • 2000-2008 - procesory Intel Pentium 4 • Takt procesoru až 3,8 GHz, L2 cache až 512 KB o Instrukce SSE2 SIMD • 42 milionu tranzistorů (0,18 jim) • 2004: Přechod na 64bitovou architekturu (x86—)o<86-64) Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 24 / 46 Intel Pentium 5 Prescott Trace Cache Access, next Address Predict Trace Oat-hi: HraiKti Predküi. T;iMc(KTII>. IW4cnlni's Instruction Trace Cache Execution Pipeline Slllll Tnec Cocfcc Micro code Scqwoi II hull li* Miens code Flash & KOM Rciuni Stittio. (4 --ifi entriesj Trace ClwIk nest [Pi (4xJ Instruction Decoder occi M RcgístCT AliusHislory I jbk-M-Ul Rj!j!is«<;i Alias I nine. Buffer Allocation Register Rename r--=~~ 1 At fops wa kii>LL i M B aHxu-citiliVč ! Inslrudioii (Jueue yhu less critical :-lI,'v Ol ll-.l- I.O|nN I General Insir-Kium AddfCftä Qu Memory liistmction Address Qwvc lum-nťs register vnlrivs and lufcmy fields líthi uOps :.-i -»_-7I_■ 11:i■ uOp Schedulers Up to 4 decoded uOp* (from mu, mc msir/cyc.«) Insli-uetirtfis with more, than four are handled by Mi«o Sequence Raw lnstrui.~iii.iii Byl es in Dirta TLB. W entry fully associative, between thread"-, diuil ptniťd [for loadsund slunrs) Kiwnt Ě".nd Itraneh PredK~.ii. TahlcMBTElJ.^haríd, 4tjy<> entries in tutal FP, MMX, SSE1..3 i:ii>aiifij> Point, MMX, 5$1 Renamed Register Vilu 2íí» entries of 12ft Mi. Panik! (Mllrixj Schcduk-i for the twú dmi hie [iumpi'd ALL "'s General l-'loitiin^ Poin..... Slow Ilieber Scheduler. (XaK dependency matrix) I- lJ Mow Suheouki (K>ř dependency matrix] Load ' Store Linear Address < LilliMim Ijixinry Table Ljoad ; Store uOp Scholuki ix-ix dependencymatrix] Ahl LX'ublc Pumped ALL L (7) Load Address (Jcncratw Unit (XI Store Address (ieih.TU.lor bun i •it Load Hullen 960DtnC! i 1101 Slore UuHťr ( -JA entries ,i Instruction Kcicli from L2 cache and Branch Prediction Front Side Bus Intel face, 533..800 MHz April 19, 2003 www.ehip-arehitect.com Iii) [5il;ibUs Itllllllpk (M) t'jiu'liL" LiiH" Kť.iil Wiilc li.ni-li~dr.il Vi* ü?f' hil u-ide bn*-'." and m-m I ~.... in- (LH RUB KeorxlcrBullcr4v4,-.i.... (L2t l^kllykl.evd I IXiiiii^Ktic four way set associative. 1 R.11W Jádro Prescott (90 nm) Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 25 / 46 itove procesory rodiny • Jádro AMD K8 • Athlon 64 X2 (2005) - první dvoujádrový 64bitový, plně x86 kompatibilní procesor firmy AMD určený pro osobní počítače • Další větve - Opteron (serverové), Athlon 64 FX • Jádro AMD K10 • Jádro bylo představeno v roce 2007 • Vychází z AMD K8 • Hlavní zástupci - AMD Opteron, AMD Phenom >MBL3 phM í>x M2 klí L2 — 12« bil DI)R2.''3 hus r, , 1 Die si/u 2lM íriinZ 11.4 mm AMD Opteron (jadro Istanbul) Zdroj: http: //www. generation-gpu. fr Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 26 / 46 rocesory Intel Lore • Dvě produktové řady • Core 2 - Core 2 Duo, Core 2 Quad, Core 2 Extreme • Core i - Core i3, Core i5, core i7, Core i7 Extreme • Cistě 64bitová architektura • SSSE3 SIMD instrukce (4. generace) • 2a více jader v jednom pouzdře procesoru o Další zvětšování L2 paměti - 2-12 MB • LGA pouzdro (Land Grid Array) - piny jsou v patici na základní desce PGA vs. LGA - Zdroj: http://pcstats.com Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 27 / 46 Zdroi: ht.t.n://b i t,-t, e ch . net. Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 28 / 46 ouzivane technologie Hyper-Threading • Vylepšení paralelizace pomocí virtualizace • Každé fyzické jádro je reprezentováno v OS jako dvě virtuální • Jedno jádro tak může zpracovávat dvě vlákna zároveň Turbo-Boost • Dynamické zvýšení výkonu na žádost (tzv. dynamické přetaktování) • Při běžné práci procesor běží na nižší výkon (úspora energie) • Implementováno v procesorech Nehalem, Sandy-Bridge a Ivy-Bridge Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 29 / 46 oucasne trendy ve vývoji procesoru • Takt procesoru stagnuje kolem 4 G Hz • Výrobní technologie 32 nm umožňuje uspořit prostor i výkon • Zavádění L3 cache; až 12 MB • Až 16 jader na jednom čipu (AMD Opteron 6200) • Radič pamětí integrován na čipu • Budoucnost - manycore architektury (xlOO-1000 jader), např. Intel MIC 1 1 Intel Many Integrated Core Architecture Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 30 / 46 • od 80. let - vývoj grafických akcelerátorů, motivováno herním průmyslem • 90. léta - DirectX, minimální možnosti programování; 3dfx VooDoo, Nvidia GeForce 256 • 2000-2006 - OpenGL, programování vertex/pixel shader jednotek (jazyk Cg: operace v plovoucí čárce, smyčky), položeny základy pro GPGPU; ATI Radeon 9700, Nvidia GeForce 3 • od 2007 - CUDA, OpenCL, období GP-GPU 2 - SIMT model, desítky multiprocesorů (=xl000 jader); řada GeForce 8 = první GP-GPU ka rty. • Další vývoj - kombinace CPU a GPU = hybridní procesory, výzva = efektivní algoritmy 2General Purpose Computing on GPU Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 31 / 46 yvoj operacnicn paměti From Computer Desktop FJicyclopedia 0 2007 The Computer Language Co. Inc. 240-pin DIMM (DDR? and DDR3 SDRAM) o Hlavními parametry operačních pamětí jsou • propustnost (maximalizace) • pracovní frekvence (maximalizace) • kapacita (zvyšování) • přístupová doba (snižování) • napájecí napětí • Synchronní vs. asynchronní paměti • ECC vs. non-ECC paměti (Error-correcting code) • JEDEC SSTA - organizace schvalující technologické standardy, mj. právě v oblasti operačních pamětí Luděk Matýska (Fl MU) 184-|>in RDRAM ( Rambus) Chips are covered with metal heat sinh. [ .................................................!■ 168-|)in DIMM (FPM, EDO, SDRAM) 3 ■mni ■■■■■■■■■■ > ■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■ ■iiiiiiiiiiiiiiiiiiMiiiiiiiiiiiiiiiiiiiiii * 14+|)in SODIMM (FPM, EDO, SDRAM) 72-|]ln SODIMM (FPM, EDO) 3D-|]ill SIMM (DRAM) PV109: Historie a vývojové trendy ve VT Zdroj: http://encyclopedia2. thefreedictionary.com/ podzim 2015 32 / 46 • FPM - Fast Page Mode DRAM (1987) • asynchronní paměť • přístupová doba 60-80 ns • EDO - Enhanced Data output DRAM (1995) • též označována jako Hyper Page Mode DRAM • asi o 5% rychlejší než FPM, přístupová doba cca 60 ns • kapacita modulu až 32 MB 9 SDRAM - Synchronized Dynamic Random Access Memory (1996) • synchronní paměť (pracuje synchronně podle externího taktu) o kapacita 64-512 MB, frekvence sběrnice 66-133 MHz • RDRAM - Direct Rambus DRAM (1999) • vysoká propustnost (až 10 GB/s) za cenu vyšších latencí • postupně vytlačeny DDR pamětmi Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 33 / 46 • DDR - Double Data Rate SDRAM (2000) • efektivní pracovní frekvence až 400 MHz • propustnost až 32 GB/s • kapacita modulu 64 MB až 2 GB • 2bit prefetch • DDR2 SDRAM • efektivní pracovní frekvence až 800 MHz • propustnost 3,2-6,4 GB/s • 4bit prefetch 9 kapacita modulu 128 MB až 8 GB • DDR3 SDRAM • zvýšení rychlosti pamětí (až 2 GHz) • GDDR3/4/5 - paměti pro grafické akcelerátory Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 34 / 46 Srovnání pamětí dle šírky pásma Figure 8. Peak bandwidth comparison of SDRAM and advanced SDRAM technologies 12000 10000-1 2 8000H 1 -= 6000 -I S "O c 4000- 2000 - 6400 2ó5ó 2128, 1600 IÓOOh 400 333 MHz MHz 10Ó4 1200 528*°°*.» 300 MHi MHz SDRAM RDRAM DDR-1 DDR-2 DDR-3 Zdroj: Memory technology evolution: an overview of system memory technologies, Technology brief, 9th edition, Hewlett-Packard Development Company, 2010. Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 35 / 46 INTERNET TIMELINE OPEN TO PUBLIC Birth atUCLA email Tcp/ip DNS adopted as (*fi^J Internet 3td .com 70 '69 TCP '80 IP (TCP/IPy3) ARPANET .edu Uni: -mil wrrcmp .org (BSD) .n&t Big gest growtít 4 PCa WTCP/IP '90 (89) <& WWW Browser ISPs (Mosaic) (Win95) '00 (Internet 2) MILNET '90 82 WSFner CSííeí Z '90 íir H^de-svT&s panh&f routed \pornputer networks (early constituents of the Internet} UUnet * 40ťl Anniversary at UCLA ?Ö9; + internet 2009 3_22. JLÖQ. 700 1K 10K 100K 1M 1SM BOOM 1B Number of Computers Connected (Users) 100M website 56K 1.SM 4SM 622M 2.SG 10G OSO J.1 T-3 OC-12 OC-4S Backbone Telecomrnunications Bandwidth/Speed (bps) OC-1S2 (Internet 2) Luděk Matýska (Fl MU) ©2008 Jeffrey H. Drobman Zdroj: http://www.drjeffsoftware.com/history.html PV109: Historie a vývojové trendy ve VT podzim 2015 36 / 46 GO RIPE NCC IPv4 Pool — Last 12 Months 45 - |Bl Mfcna a\ IPv4 Adehrases Avalable This graph shows the number of available and reserved IPv4 addresses managed by the RIPE NCC over the past 12 months. Zdroj: https://www.ripe.net/internet-coordination/ipv4-exhaustion/ipv4-available-pool-graph Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 37 / 46 Vývoj počtu stanic připojenýc nternetu 1,000,000,000 100,000,000 10,000,000 1,000,000 100,000 10,000 1,000 100 10 Hobbes' Internet Timeline Copyright ©2012 Robert H Zákon htt p://www.z a ko n. o rg/ro be rt/i nt e m et/t i m e I i n e/ D c- t? f ■ New Surve y + Old Surve y -^ r* T "T T T T T T T T T T T T T T T T Zdroj: http://www.zákon.org/robert/internet/timeline/ Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 38 / 46 Total Sites Across All Domains (logari 100,000,000 107000r000 1.CCC.CCC 100.000 1C.CCC Nov 2012 ■ Hostnarnes: 625,329,303 ■ Active sites: 136,917,622 1.CCC.CCC.CCC w=i II ETC IVA FT ^ ^ ^ ^ ^ $P ^ *ffi Hostnarnes Active sites Zdroj: http://www.zakon.org/robert/internet/timeline/ Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 39 / 46 nternetova populace v posieanic Internet population 2007 vs 2012, a 2x increase in 5 years North America 233M-^273M Europe 322M-*5Ü1M Latin America 11QM-^236M Africa 34M- 140M Oceania. 19fv1-^24M World 1.15B-**2.27B Data source: Internet World Stats w ww. i; i n' i d om.com Zdroj: http://royal.pingdom.com Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 40 / 46 uperpocitace • Data z TOP500 • http://top500.org/statistics/overtime • 2x do roka aktualizované údaje • Vybrané statistiky: • Architektury superpočítačů • Používané operační systémy • Výrobci • Zastoupení zemí v TOP500 • Vývoj v oblasti od roku 1993 Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 41 / 46 - Architektury superpočítačů Architecture - Systems Share 1995 2000 2005 2010 Single Processor 99 Constellations 0 SMP 244 I Cluster 0 I MPP 122 | SEMD 35 Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 42 / 46 peracni systémy Operating System - Systems Share 1555 2000 2005 201Q Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 43 / 46 Vendors - Systems Share 1995 2000 2005 2010 IBM TMC HP Dell _| NEC | SGI | Hitachi Fujitsu | Cray Inc. Others | Oracle | Intel Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 44 / 46 - /.astoupeni zem Countries - Systems Share 1995 2000 2005 2010 United Kingdom 24 Italy 6 Korea, South 3 | France 25 | United States 232 | China 0 | Others 40 | Japan 114 | Germany 56 Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 45 / 46 T • Stále roste složitost, ale i význam IT systémů • V mnoha ohledech exponenciální růst se v poslední době ,,zastavuje" • Budeme potřebovat nové přístupy • Stále rostoucí závislost na software • Skutečně masivně paralelní systémy (106 až 109 jader/vláken) Luděk Matýska (Fl MU) PV109: Historie a vývojové trendy ve VT podzim 2015 46 / 46