PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2024
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučováno kontaktně
Vyučující
Ing. Jiří Čulen (přednášející)
prof. Ing. Václav Přenosil, CSc. (náhr. zkoušející)
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
Garance
doc. RNDr. Zdeněk Matěj, Ph.D.
Katedra počítačových systémů a komunikací – Fakulta informatiky
Kontaktní osoba: doc. RNDr. Zdeněk Matěj, Ph.D.
Dodavatelské pracoviště: Katedra počítačových systémů a komunikací – Fakulta informatiky
Rozvrh seminárních/paralelních skupin
PV200/01: Čt 26. 9. až Čt 19. 12. Čt 16:00–17:50 A415, J. Čulen, Z. Matěj
PV200/02: Čt 26. 9. až Čt 19. 12. Čt 18:00–19:50 A415, J. Čulen, Z. Matěj
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 32 mateřských oborů, zobrazit
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field-programmable gate array (FPGA) and get familiar with advanced methods of hardware design using hardware description languages (HDL). Verilog HDL is used to demonstrate most of the principles.
Výstupy z učení
Graduates of this course will be able to:
understand the FPGA principle;
design advanced systems using HDL Verilog version 2001
design application for FPGA.
Osnova
  • Programmable structures fundamentals.
  • Structural modelling of programable logic using schematics, basics of simulations.
  • Verilog HDL – concepts, basic syntax, structural modelling, design hierarchy.
  • Behavioural modelling of combinational logic, decoders, adders, subtractors.
  • Simulations by ModelSim, using of test benches
  • Sequential logic - Counters, clock dividers
  • Sequential logic – Synchronous design
  • Sequential logic – Finite state machines
  • Introduction to System Verilog and VHDL.
  • Practical tasks in Quartus II suite.
Literatura
  • WAKERLY, John F. Digital design : principles and practices. Fifth edition with Verilog. New York: Pearson, 2018, xxii, 890. ISBN 9780134460093. info
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
The evaluation consists of:
a) defense of a set of tasks submitted during semester
b) defense of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
The course takes place in the EmLab - A415.
Další komentáře
Studijní materiály
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2018, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2023.

PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2023
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučující
Ing. Jiří Čulen (přednášející)
prof. Ing. Václav Přenosil, CSc. (náhr. zkoušející)
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
RNDr. Ondřej Herman (přednášející)
Garance
doc. RNDr. Zdeněk Matěj, Ph.D.
Katedra počítačových systémů a komunikací – Fakulta informatiky
Kontaktní osoba: doc. RNDr. Zdeněk Matěj, Ph.D.
Dodavatelské pracoviště: Katedra počítačových systémů a komunikací – Fakulta informatiky
Rozvrh seminárních/paralelních skupin
PV200/01: Čt 16:00–17:50 A415, J. Čulen, Z. Matěj
PV200/02: Čt 18:00–19:50 A415, J. Čulen, Z. Matěj
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 72 mateřských oborů, zobrazit
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field of programmable structures (e.g. FPGAs) and get familiar with advanced methods of hardware design using hardware description languages. Verilog HDL is used to demonstrate most of the principles.
Výstupy z učení
Graduates of this course will be able to:
understand the FPGA principle;
understand the programming languages VHDL and Verilog;
design advanced systems using HDL languages;
program application for FPGA.
Osnova
  • Programmable structures fundamentals.
  • Verilog HDL – concepts, basic syntax, abstraction levels, design hierarchy.
  • Designing in Verilog – combinational primitives, sequential circuits, state machine design.
  • FPGA devices – capabilities, limitations, programming. Advanced features in Verilog, best practice.
  • Prefabricated components – IP cores, Megafunctions.
  • Interfaces & Peripherals – RS232, LCD, keyboard.
  • Introduction to VHDL.
  • Softcore computing – introduction to soft-core processor system.
  • Practical tasks in Quartus II suite.
Literatura
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
The evaluation consists of:
a) defense of a set of tasks submitted during semester
b) defense of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
The course takes place in the EmLab - A415.
Další komentáře
Studijní materiály
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2018, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2024.

PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2022
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučující
Ing. Jiří Čulen (přednášející)
prof. Ing. Václav Přenosil, CSc. (náhr. zkoušející)
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
RNDr. Ondřej Herman (přednášející)
Garance
doc. RNDr. Zdeněk Matěj, Ph.D.
Katedra počítačových systémů a komunikací – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Dodavatelské pracoviště: Katedra počítačových systémů a komunikací – Fakulta informatiky
Rozvrh seminárních/paralelních skupin
PV200/01: Pá 8:00–9:50 A415, Z. Matěj
PV200/02: Pá 10:00–11:50 A415, Z. Matěj
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 72 mateřských oborů, zobrazit
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field of programmable structures (e.g. FPGAs) and get familiar with advanced methods of hardware design using hardware description languages. Verilog HDL is used to demonstrate most of the principles.
Výstupy z učení
Graduates of this course will be able to:
understand the FPGA principle;
understand the programming languages VHDL and Verilog;
design advanced systems using HDL languages;
program application for FPGA.
Osnova
  • Programmable structures fundamentals.
  • Verilog HDL – concepts, basic syntax, abstraction levels, design hierarchy.
  • Designing in Verilog – combinational primitives, sequential circuits, state machine design.
  • FPGA devices – capabilities, limitations, programming. Advanced features in Verilog, best practice.
  • Prefabricated components – IP cores, Megafunctions.
  • Interfaces & Peripherals – RS232, LCD, keyboard.
  • Introduction to VHDL.
  • Softcore computing – introduction to soft-core processor system.
  • Practical tasks in Quartus II suite.
Literatura
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
The evaluation consists of:
a) defense of a set of tasks submitted during semester
b) defense of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
The course takes place in the EmLab - A415.
Další komentáře
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2018, podzim 2019, podzim 2020, podzim 2021, podzim 2023, podzim 2024.

PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2021
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučující
Ing. Jiří Čulen (přednášející)
prof. Ing. Václav Přenosil, CSc. (náhr. zkoušející)
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
RNDr. Ondřej Herman (přednášející)
Garance
doc. RNDr. Zdeněk Matěj, Ph.D.
Katedra počítačových systémů a komunikací – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Dodavatelské pracoviště: Katedra počítačových systémů a komunikací – Fakulta informatiky
Rozvrh seminárních/paralelních skupin
PV200/01: Pá 17. 9. až Pá 10. 12. Pá 10:00–11:50 A415, J. Čulen, Z. Matěj
PV200/02: Pá 17. 9. až Pá 10. 12. Pá 8:00–9:50 A415, J. Čulen, Z. Matěj
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 71 mateřských oborů, zobrazit
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field of programmable structures (e.g. FPGAs) and get familiar with advanced methods of hardware design using hardware description languages. Verilog HDL is used to demonstrate most of the principles.
Výstupy z učení
Graduates of this course will be able to:
understand the FPGA principle;
understand the programming languages VHDL and Verilog;
design advanced systems using HDL languages;
program application for FPGA.
Osnova
  • Programmable structures fundamentals.
  • Verilog HDL – concepts, basic syntax, abstraction levels, design hierarchy.
  • Designing in Verilog – combinational primitives, sequential circuits, state machine design.
  • FPGA devices – capabilities, limitations, programming. Advanced features in Verilog, best practice.
  • Prefabricated components – IP cores, Megafunctions.
  • Interfaces & Peripherals – RS232, LCD, keyboard.
  • Introduction to VHDL.
  • Softcore computing – introduction to soft-core processor system.
  • Practical tasks in Quartus II suite.
Literatura
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
The evaluation consists of:
a) defense of a set of tasks submitted during semester
b) defense of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
The course takes place in the EmLab - A415.
Další komentáře
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2018, podzim 2019, podzim 2020, podzim 2022, podzim 2023, podzim 2024.

PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2020
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučující
RNDr. Ondřej Herman (přednášející)
prof. Ing. Václav Přenosil, CSc. (náhr. zkoušející)
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
Garance
doc. RNDr. Zdeněk Matěj, Ph.D.
Katedra počítačových systémů a komunikací – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Dodavatelské pracoviště: Katedra počítačových systémů a komunikací – Fakulta informatiky
Rozvrh seminárních/paralelních skupin
PV200/01: Pá 10:00–11:50 A415, O. Herman, Z. Matěj
PV200/02: Út 16:00–17:50 A415, O. Herman, Z. Matěj
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 71 mateřských oborů, zobrazit
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field of programmable structures (e.g. FPGAs) and get familiar with advanced methods of hardware design using hardware description languages. Verilog HDL is used to demonstrate most of the principles.
Výstupy z učení
Graduates of this course will be able to:
understand the FPGA principle;
understand the programming languages VHDL and Verilog;
design advanced systems using HDL languages;
program application for FPGA.
Osnova
  • Programmable structures fundamentals.
  • Verilog HDL – concepts, basic syntax, abstraction levels, design hierarchy.
  • Designing in Verilog – combinational primitives, sequential circuits, state machine design.
  • FPGA devices – capabilities, limitations, programming. Advanced features in Verilog, best practice.
  • Prefabricated components – IP cores, Megafunctions.
  • Interfaces & Peripherals – RS232, LCD, keyboard.
  • Introduction to VHDL.
  • Softcore computing – introduction to soft-core processor system.
  • Practical tasks in Quartus II suite.
Literatura
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
The evaluation consists of:
a) defense of a set of tasks submitted during semester
b) defense of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
The course takes place in the EmLab - A415.
Další komentáře
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2018, podzim 2019, podzim 2021, podzim 2022, podzim 2023, podzim 2024.

PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2019
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučující
RNDr. Ondřej Herman (přednášející)
prof. Ing. Václav Přenosil, CSc. (náhr. zkoušející)
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
Garance
doc. RNDr. Zdeněk Matěj, Ph.D.
Katedra počítačových systémů a komunikací – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Dodavatelské pracoviště: Katedra počítačových systémů a komunikací – Fakulta informatiky
Rozvrh seminárních/paralelních skupin
PV200/01: Po 14:00–15:50 A415, O. Herman, Z. Matěj
PV200/02: Čt 10:00–11:50 A415, O. Herman, Z. Matěj
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 71 mateřských oborů, zobrazit
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field of programmable structures (e.g. FPGAs) and get familiar with advanced methods of hardware design using hardware description languages. Verilog HDL is used to demonstrate most of the principles.
Výstupy z učení
Graduates of this course will be able to:
understand the FPGA principle
understand the programming languages VHDL and Verilog
design advanced systems using HDL languages
program application for FPGA
Osnova
  • Programmable structures fundamentals.
  • Verilog HDL – concepts, basic syntax, abstraction levels, design hierarchy.
  • Designing in Verilog – combinational primitives, sequential circuits, state machine design.
  • FPGA devices – capabilities, limitations, programming. Advanced features in Verilog, best practice.
  • Prefabricated components – IP cores, Megafunctions.
  • Interfaces & Peripherals – RS232, LCD, keyboard.
  • Introduction to VHDL.
  • Sofcore computing – introduction to NIOS2 processor system.
  • Practical tasks in Quartus II suite.
Literatura
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
Evaluation consists of: a) defense of set of tasks submitted during semester b) defense of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
http://l202.fi.muni.cz/vyuka/pv200/start
The course takes place in the Design and architecture of digital systems laboratory.
Další komentáře
Studijní materiály
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2018, podzim 2020, podzim 2021, podzim 2022, podzim 2023, podzim 2024.

PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2018
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučující
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
prof. Ing. Václav Přenosil, CSc. (náhr. zkoušející)
Bc. Dominik Salvet (přednášející)
Garance
doc. RNDr. Aleš Horák, Ph.D.
Katedra strojového učení a zpracování dat – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Dodavatelské pracoviště: Katedra strojového učení a zpracování dat – Fakulta informatiky
Rozvrh
Pá 10:00–11:50 A415
Předpoklady
Study of PV200 course does not require preliminary knowledge.
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 39 mateřských oborů, zobrazit
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field of programmable structures (e.g. FPGAs) and get familiar with advanced methods of hardware design using hardware description languages. Verilog HDL is used to demonstrate most of the principles.
Výstupy z učení
Graduates of this course will be able to:
- understand the FPGA principle;
- understand the programming languages VHDL and Verilog;
- design advanced systems using HDL languages;
- program application for FPGA.
Osnova
  • - programmable structures fundamentals;
  • - Verilog HDL – concepts, basic syntax, abstraction levels, design hierarchy;
  • - designing in Verilog – combinational primitives, sequential circuits, state machine design;
  • - FPGA devices – capabilities, limitations, programming. Advanced features in Verilog, best practice;
  • - prefabricated components – IP cores, Megafunctions;
  • - interfaces & Peripherals – RS232, LCD, keyboard;
  • - introduction to VHDL;
  • - sofcore computing – introduction to NIOS2 processor system;
  • - practical tasks in Quartus II suite.
Literatura
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
Evaluation consists of:
a) defense of set of tasks submitted during semester;
b) defense of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
http://l202.fi.muni.cz/vyuka/pv200/start
The course takes place in the Design and architecture of digital systems laboratory.
Další komentáře
Studijní materiály
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2023, podzim 2024.

PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2017
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučující
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
Mgr. Filip Roth (cvičící)
prof. Ing. Václav Přenosil, CSc. (náhr. zkoušející)
Mgr. Martin Pavelek (cvičící)
Garance
doc. RNDr. Aleš Horák, Ph.D.
Katedra strojového učení a zpracování dat – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Dodavatelské pracoviště: Katedra strojového učení a zpracování dat – Fakulta informatiky
Rozvrh
Po 16:00–17:50 A415
Předpoklady
Study of PV200 course does not require preliminary knowledge.
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 39 mateřských oborů, zobrazit
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field of programmable structures (e.g. FPGAs) and get familiar with advanced methods of hardware design using hardware description languages. Verilog HDL is used to demonstrate most of the principles.
Výstupy z učení
Graduates of this course will be able to:
- understand the FPGA principle;
- understand the programming languages VHDL and Verilog;
- design advanced systems using HDL languages;
- program application for FPGA.
Osnova
  • - programmable structures fundamentals;
  • - Verilog HDL – concepts, basic syntax, abstraction levels, design hierarchy;
  • - designing in Verilog – combinational primitives, sequential circuits, state machine design;
  • - FPGA devices – capabilities, limitations, programming. Advanced features in Verilog, best practice;
  • - prefabricated components – IP cores, Megafunctions;
  • - interfaces & Peripherals – RS232, LCD, keyboard;
  • - introduction to VHDL;
  • - sofcore computing – introduction to NIOS2 processor system;
  • - practical tasks in Quartus II suite.
Literatura
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
Evaluation consists of:
a) defense of set of tasks submitted during semester;
b) defense of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
http://l202.fi.muni.cz/vyuka/pv200/start
The course takes place in the Design and architecture of digital systems laboratory.
Další komentáře
Studijní materiály
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2018, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2023, podzim 2024.

PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2016
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučující
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
Mgr. Filip Roth (cvičící)
prof. Ing. Václav Přenosil, CSc. (náhr. zkoušející)
RNDr. Martin Veškrna (přednášející)
RNDr. Filip Mravec, Ph.D. (přednášející)
Ahmad Abbadi, Ph.D. (přednášející)
Garance
doc. RNDr. Aleš Horák, Ph.D.
Katedra strojového učení a zpracování dat – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Dodavatelské pracoviště: Katedra strojového učení a zpracování dat – Fakulta informatiky
Rozvrh
Po 8:00–9:50 A415
Předpoklady
Knowledge on the level of PV170 Design of Digital Systems and PV172 Digital Computer Architecture.
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 39 mateřských oborů, zobrazit
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field of programmable structures (e.g. FPGAs) and get familiar with advanced methods of hardware design using hardware description languages. Verilog HDL is used to demonstrate most of the principles.
Osnova
  • Programmable structures fundamentals.
  • Verilog HDL – concepts, basic syntax, abstraction levels, design hierarchy.
  • Designing in Verilog – combinational primitives, sequential circuits, state machine design.
  • FPGA devices – capabilities, limitations, programming. Advanced features in Verilog, best practice.
  • Prefabricated components – IP cores, Megafunctions.
  • Interfaces & Peripherals – RS232, LCD, keyboard.
  • Introduction to VHDL.
  • Sofcore computing – introduction to NIOS2 processor system.
  • Practical tasks in Quartus II suite.
Literatura
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
Evaluation consists of: a) defense of set of tasks submitted during semester b) defense of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
http://l202.fi.muni.cz/vyuka/pv200/start
The course takes place in the Design and architecture of digital systems laboratory.
Další komentáře
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2017, podzim 2018, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2023, podzim 2024.

PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2015
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučující
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
Mgr. Filip Roth (cvičící)
prof. Ing. Václav Přenosil, CSc. (náhr. zkoušející)
RNDr. Martin Veškrna (přednášející)
RNDr. Filip Mravec, Ph.D. (přednášející)
Ahmad Abbadi, Ph.D. (přednášející)
Garance
doc. RNDr. Aleš Horák, Ph.D.
Katedra strojového učení a zpracování dat – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Dodavatelské pracoviště: Katedra strojového učení a zpracování dat – Fakulta informatiky
Rozvrh
St 16:00–17:50 A415
Předpoklady
Knowledge on the level of PV170 Design of Digital Systems and PV172 Digital Computer Architecture.
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 39 mateřských oborů, zobrazit
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field of programmable structures (e.g. FPGAs) and get familiar with advanced methods of hardware design using hardware description languages. Verilog HDL is used to demonstrate most of the principles.
Osnova
  • Programmable structures fundamentals.
  • Verilog HDL – concepts, basic syntax, abstraction levels, design hierarchy.
  • Designing in Verilog – combinational primitives, sequential circuits, state machine design.
  • FPGA devices – capabilities, limitations, programming. Advanced features in Verilog, best practice.
  • Prefabricated components – IP cores, Megafunctions.
  • Interfaces & Peripherals – RS232, LCD, keyboard.
  • Introduction to VHDL.
  • Sofcore computing – introduction to NIOS2 processor system.
  • Practical tasks in Quartus II suite.
Literatura
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
Evaluation consists of: a) defense of set of tasks submitted during semester b) defense of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
http://l202.fi.muni.cz/vyuka/pv200/start
The course takes place in the Design and architecture of digital systems laboratory.
Další komentáře
Studijní materiály
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2016, podzim 2017, podzim 2018, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2023, podzim 2024.

PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2014
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučující
RNDr. Martin Veškrna (přednášející)
Mgr. Martin Elich (pomocník)
prof. Ing. Václav Přenosil, CSc. (náhr. zkoušející)
RNDr. Filip Mravec, Ph.D. (přednášející)
Mgr. Šimon Řeřucha, Ph.D. (přednášející)
Garance
prof. Ing. Václav Přenosil, CSc.
Katedra strojového učení a zpracování dat – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Dodavatelské pracoviště: Katedra strojového učení a zpracování dat – Fakulta informatiky
Rozvrh
St 10:00–11:50 A415
Předpoklady
Knowledge on the level of PV170 Design of Digital Systems and PV172 Digital Computer Architecture.
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 38 mateřských oborů, zobrazit
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field of programmable structures (e.g. FPGAs) and get familiar with advanced methods of hardware design using hardware description languages. Verilog HDL is used to demonstrate most of the principles.
Osnova
  • Programmable structures fundamentals.
  • Verilog HDL – concepts, basic syntax, abstraction levels, design hierarchy.
  • Designing in Verilog – combinational primitives, sequential circuits, state machine design.
  • FPGA devices – capabilities, limitations, programming. Advanced features in Verilog, best practice.
  • Prefabricated components – IP cores, Megafunctions.
  • Interfaces & Peripherals – RS232, LCD, keyboard.
  • Introduction to VHDL.
  • Sofcore computing – introduction to NIOS2 processor system.
  • Practical tasks in Quartus II suite.
Literatura
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
Evaluation consists of: a) defense of set of tasks submitted during semester b) defense of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
http://l202.fi.muni.cz/vyuka/pv200/start
The course takes place in the Design and architecture of digital systems laboratory.
Další komentáře
Studijní materiály
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2015, podzim 2016, podzim 2017, podzim 2018, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2023, podzim 2024.

PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2013
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučující
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
Mgr. Martin Elich (pomocník)
prof. Ing. Václav Přenosil, CSc. (náhr. zkoušející)
Mgr. Šimon Řeřucha, Ph.D. (přednášející)
Garance
prof. Ing. Václav Přenosil, CSc.
Katedra strojového učení a zpracování dat – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Dodavatelské pracoviště: Katedra strojového učení a zpracování dat – Fakulta informatiky
Rozvrh seminárních/paralelních skupin
PV200/01: Po 10:00–11:50 B202, Z. Matěj, Š. Řeřucha
Předpoklady
Knowledge on the level of PV170 Design of Digital Systems and PV172 Digital Computer Architecture.
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 38 mateřských oborů, zobrazit
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field of programmable structures (e.g. FPGAs) and get familiar with advanced methods of hardware design using hardware description languages. Verilog HDL is used to demonstrate most of the principles.
Osnova
  • Programmable structures fundamentals.
  • Verilog HDL – concepts, basic syntax, abstraction levels, design hierarchy.
  • Designing in Verilog – combinational primitives, sequential circuits, state machine design.
  • FPGA devices – capabilities, limitations, programming. Advanced features in Verilog, best practice.
  • Prefabricated components – IP cores, Megafunctions.
  • Interfaces & Peripherals – RS232, LCD, keyboard.
  • Introduction to VHDL.
  • Sofcore computing – introduction to NIOS2 processor system.
  • Practical tasks in Quartus II suite.
Literatura
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
Evaluation consists of: a) defense of set of tasks submitted during semester b) defense of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
http://l202.fi.muni.cz/vyuka/pv200/start
The course takes place in the Design and architecture of digital systems laboratory.
Další komentáře
Studijní materiály
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2018, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2023, podzim 2024.

PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2012
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučující
Ing. Petr Bojda, Ph.D. (přednášející), prof. Ing. Václav Přenosil, CSc. (zástupce)
prof. Ing. Václav Přenosil, CSc. (náhr. zkoušející)
Mgr. Martin Elich (přednášející)
RNDr. Radek Krejčí (přednášející)
Garance
prof. Ing. Václav Přenosil, CSc.
Katedra strojového učení a zpracování dat – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Dodavatelské pracoviště: Katedra strojového učení a zpracování dat – Fakulta informatiky
Rozvrh seminárních/paralelních skupin
PV200/PV200a: Út 14:00–15:50 B202, P. Bojda, M. Elich, R. Krejčí, V. Přenosil
PV200/PV200b: Út 16:00–17:50 B202, P. Bojda, M. Elich, R. Krejčí, V. Přenosil
Předpoklady
Knowledge on the level of PV170 Design of Digital Systems and PV172 Digital Computer Architecture.
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 38 mateřských oborů, zobrazit
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field of programmable structures (e.g. FPGAs) and get familiar with advanced methods of hardware design using hardware description languages. Verilog HDL is used to demonstrate most of the principles.
Osnova
  • Programmable structures fundamentals.
  • Verilog HDL – concepts, basic syntax, abstraction levels, design hierarchy.
  • Designing in Verilog – combinational primitives, sequential circuits, state machine design.
  • FPGA devices – capabilities, limitations, programming. Advanced features in Verilog, best practice.
  • Prefabricated components – IP cores, Megafunctions.
  • Interfaces & Peripherals – RS232, LCD, keyboard.
  • Introduction to VHDL.
  • Sofcore computing – introduction to NIOS2 processor system.
  • Practical tasks in Quartus II suite.
Literatura
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
Evaluation consists of: a) defence of set of tasks submitted during semester b) defence of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
http://l202.fi.muni.cz/vyuka/pv200/start
The course takes place in the Design and architecture of digital systems laboratory.
Další komentáře
Studijní materiály
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2018, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2023, podzim 2024.

PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2011
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučující
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
RNDr. Radek Krejčí (pomocník)
Mgr. Martin Elich (přednášející)
Garance
prof. Ing. Václav Přenosil, CSc.
Katedra strojového učení a zpracování dat – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Rozvrh
Čt 13:00–14:50 B202
Předpoklady
Knowledge on the level of PV170 Design of Digital Systems and PV172 Digital Computer Architecture.
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 38 mateřských oborů, zobrazit
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field of programmable structures (e.g. FPGAs) and get familiar with advanced methods of hardware design using hardware description languages. Verilog HDL is used to demonstrate most of the principles.
Osnova
  • Programmable structures fundamentals.
  • Verilog HDL – concepts, basic syntax, abstraction levels, design hierarchy.
  • Designing in Verilog – combinational primitives, sequential circuits, state machine design.
  • FPGA devices – capabilities, limitations, programming. Advanced features in Verilog, best practice.
  • Prefabricated components – IP cores, Megafunctions.
  • Interfaces & Peripherals – RS232, LCD, keyboard.
  • Introduction to VHDL.
  • Sofcore computing – introduction to NIOS2 processor system.
  • Practical tasks in Quartus II suite.
Literatura
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
Evaluation consists of: a) defence of set of tasks submitted during semester b) defence of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
http://l202.fi.muni.cz/vyuka/pv200/start
The course takes place in the Design and architecture of digital systems laboratory.
Další komentáře
Studijní materiály
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2018, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2023, podzim 2024.

PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2010
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučující
Mgr. Šimon Řeřucha, Ph.D. (přednášející)
RNDr. Radek Krejčí (pomocník)
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
Garance
prof. Ing. Václav Přenosil, CSc.
Katedra strojového učení a zpracování dat – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Rozvrh
Čt 14:00–17:50 B202
Předpoklady
Knowledge on the level of PV170 Design of Digital Systems and PV172 Digital Computer Architecture.
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 42 mateřských oborů, zobrazit
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field of programmable structures (e.g. FPGAs) and get familiar with advanced methods of hardware design using hardware description languages. Verilog HDL is used to demonstrate most of the principles.
Osnova
  • Programmable structures fundamentals.
  • Verilog HDL – concepts, basic syntax, abstraction levels, design hierarchy.
  • Designing in Verilog – combinational primitives, sequential circuits, state machine design.
  • FPGA devices – capabilities, limitations, programming. Advanced features in Verilog, best practice.
  • Prefabricated components – IP cores, Megafunctions.
  • Interfaces & Peripherals – RS232, LCD, keyboard.
  • Introduction to VHDL.
  • Sofcore computing – introduction to NIOS2 processor system.
  • Practical tasks in Quartus II suite.
Literatura
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
Evaluation consists of: a) defence of set of tasks submitted during semester b) defence of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
http://l202.fi.muni.cz/vyuka/pv200/start
The course takes place in the Design and architecture of digital systems laboratory.
Další komentáře
Studijní materiály
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2018, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2023, podzim 2024.

PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2009
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučující
Mgr. Šimon Řeřucha, Ph.D. (přednášející)
doc. Mgr. Radek Pelánek, Ph.D. (přednášející)
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
RNDr. Vojtěch Krmíček, Ph.D. (pomocník)
Garance
prof. Ing. Václav Přenosil, CSc.
Katedra strojového učení a zpracování dat – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Rozvrh
Čt 10:00–11:50 B202
Předpoklady
Knowledge on the level of PV170 Design of Digital Systems and PV172 Digital Computer Architecture.
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 40 mateřských oborů, zobrazit
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field of programmable structures (e.g. FPGAs) and get familiar with advanced methods of hardware design using hardware description languages. Verilog HDL is used to demonstrate most of the principles.
Osnova
  • Programmable structures fundamentals.
  • Verilog HDL – concepts, basic syntax, abstraction levels, design hierarchy.
  • Designing in Verilog – combinational primitives, sequential circuits, state machine design.
  • FPGA devices – capabilities, limitations, programming. Advanced features in Verilog, best practice.
  • Prefabricated components – IP cores, Megafunctions.
  • Interfaces & Peripherals – RS232, LCD, keyboard.
  • Introduction to VHDL.
  • Sofcore computing – introduction to NIOS2 processor system.
  • Practical tasks in Quartus II suite.
Literatura
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
Evaluation consists of: a) defence of set of tasks submitted during semester b) defence of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
http://l202.fi.muni.cz/vyuka/pv200/start
The course takes place in the Design and architecture of digital systems laboratory.
Další komentáře
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2018, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2023, podzim 2024.

PV200 Programovatelné struktury

Fakulta informatiky
podzim 2008
Rozsah
0/2/1. 3 kr. (plus ukončení). Doporučované ukončení: k. Jiná možná ukončení: zk, z.
Vyučující
doc. Mgr. Radek Pelánek, Ph.D. (přednášející)
RNDr. Vojtěch Krmíček, Ph.D. (pomocník)
Mgr. Šimon Řeřucha, Ph.D. (přednášející)
Ing. Zbyněk Bureš, Ph.D. (pomocník)
Garance
prof. Ing. Václav Přenosil, CSc.
Katedra strojového učení a zpracování dat – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Rozvrh
Út 10:00–11:50 B202, Út 12:00–13:50 B202
Předpoklady
Jsou vyžadovány znalosti získané absolvováním předmětu PV170 Konstrukce číslicových počítačů a PV172 Architektura číslicových počítačů.
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Předmět si smí zapsat nejvýše 20 stud.
Momentální stav registrace a zápisu: zapsáno: 0/20, pouze zareg.: 0/20, pouze zareg. s předností (mateřské obory): 0/20
Mateřské obory/plány
předmět má 33 mateřských oborů, zobrazit
Cíle předmětu
Náplní kurzu je osvojení si vlastností programovacích a návrhových prostředků programovatelných struktur a postupů návrhů aplikací s těmito strukturami.
Osnova
  • Princip činnosti programovatelných struktur;
  • návrh stavových automatů;
  • jazyky pro popis činnosti technického vybavení;
  • návrhový systém QUARTUS - pokročilé možnosti;
  • pokročilé vlastnosti jazyka VERILOG, modulární návrh složitých aplikací;
  • použití IP Cores;
  • základy jazyka VHDL;
  • softcore systémy;
  • paralelizace algoritmů;
  • ovládání periferií.
Literatura
  • 2. Rafael C. Gonzales, Richar E. Woods: Digital Image Processing, Prentice Hall, ISBN 978-0-13-168728-8
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
Metody hodnocení
Během semestru bude zadána série samostatných úkolů, výsledky budou součástí závěrečného hodnocení. Závěrečné hodnocení má formu ústní rozpravy, jejíž součástí je obhajoba projektu zadaného pro samostatnou práci.
Navazující předměty
Informace učitele
Výuka bude probíhat formou seminářů na technickém a programovém vybavení v Laboratoři architektury a konstrukce číslicových počítačů.
Další komentáře
Studijní materiály
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2018, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2023, podzim 2024.

PV200 Programovatelné struktury

Fakulta informatiky
podzim 2007
Rozsah
2/2. 4 kr. (plus ukončení). Ukončení: zk.
Vyučující
RNDr. Vojtěch Krmíček, Ph.D. (cvičící)
doc. Mgr. Radek Pelánek, Ph.D. (pomocník)
Ing. Zbyněk Bureš, Ph.D. (přednášející)
prof. Ing. Václav Přenosil, CSc. (přednášející)
Garance
prof. Ing. Václav Přenosil, CSc.
Katedra strojového učení a zpracování dat – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Rozvrh
Po 10:00–11:50 B411, Po 16:00–17:50 B202
Předpoklady
Jsou vyžadovány znalosti absolvováním předmětu PB161 Programování C++.
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
předmět má 37 mateřských oborů, zobrazit
Cíle předmětu
Programovací a návrhové prostředky programovatelných struktur. VHDL, VERILOG.
Osnova
  • Princip činnosti programovatelných struktur Jazyk VHDL Jazyl VERILOG
Metody hodnocení
Během semestru bude zadána samostaná práce, jejíž výsledky budou součástí závěrečného hodnocení. Závěrečné hodnocení má formu ústní zkoušky skložené ze tří částí: 1) obhajoba projektu zadaného pro samostanou práci, 2) vyřešení jednoduchého příkladu, 3) ústní odpověď na teoretickou otázku z přehledu témat ke zkoušce.
Navazující předměty
Informace učitele
Výuka je rozdělena na část teoretickou a praktickou. Praktická část bude probíhat na technickém a programovém vybavení v Laboratoři architektury a konstrukce číslicových počítačů.
Další komentáře
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2018, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2023, podzim 2024.

PV200 Computer Lexicography and Corpus Linguistics

Fakulta informatiky
podzim 2002
Rozsah
3/2. (plus 1 za zk). Ukončení: zk.
Vyučující
Dr. Patrick Hanks, Ph.D. (přednášející)
prof. PhDr. Karel Pala, CSc. (přednášející)
Mgr Pavel Rychly, Ph.D. (cvičící)
Garance
prof. PhDr. Karel Pala, CSc.
Katedra strojového učení a zpracování dat – Fakulta informatiky
Kontaktní osoba: prof. PhDr. Karel Pala, CSc.
Rozvrh
Po 10:00–12:50 B410, Út 11:00–13:50 B204, St 10:00–12:50 B003, Čt 10:00–12:50 B003, Pá 10:00–12:50 B410
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Předmět si smí zapsat nejvýše 25 stud.
Momentální stav registrace a zápisu: zapsáno: 0/25, pouze zareg.: 0/25, pouze zareg. s předností (mateřské obory): 0/25
Mateřské obory/plány
předmět má 8 mateřských oborů, zobrazit
Vyučovací jazyk
Angličtina
Další komentáře
Předmět je vyučován jednorázově.
Předmět je zařazen také v obdobích podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2018, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2023, podzim 2024.

PV200 Programovatelné struktury

Fakulta informatiky
podzim 2006

Předmět se v období podzim 2006 nevypisuje.

Rozsah
2/2. 4 kr. (plus ukončení). Ukončení: zk.
Vyučující
prof. Ing. Václav Přenosil, CSc. (přednášející)
Garance
prof. Ing. Václav Přenosil, CSc.
Katedra strojového učení a zpracování dat – Fakulta informatiky
Předpoklady
Jsou vyžadovány znalosti absolvováním předmětu PB161 Programování C++.
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
Cíle předmětu
Programovací a návrhové prostředky programovatelných struktur. VHDL, VERILOG.
Osnova
  • Princip činnosti programovatelných struktur Jazyk VHDL Jazyl VERILOG
Metody hodnocení
Během semestru bude zadána samostaná práce, jejíž výsledky budou součástí závěrečného hodnocení. Závěrečné hodnocení má formu ústní zkoušky skložené ze tří částí: 1) obhajoba projektu zadaného pro samostanou práci, 2) vyřešení jednoduchého příkladu, 3) ústní odpověď na teoretickou otázku z přehledu témat ke zkoušce.
Navazující předměty
Informace učitele
Výuka je rozdělena na část teoretickou a praktickou. Praktická část bude probíhat na technickém a programovém vybavení v Laboratoři architektury a konstrukce číslicových počítačů.
Další komentáře
Předmět je vyučován každoročně.
Výuka probíhá každý týden.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2018, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2023, podzim 2024.