PV200 Introduction to hardware description languages

Fakulta informatiky
podzim 2018
Rozsah
0/2/1. 3 kr. (plus ukončení). Ukončení: k.
Vyučující
doc. RNDr. Zdeněk Matěj, Ph.D. (přednášející)
prof. Ing. Václav Přenosil, CSc. (náhr. zkoušející)
Bc. Dominik Salvet (přednášející)
Garance
doc. RNDr. Aleš Horák, Ph.D.
Katedra strojového učení a zpracování dat – Fakulta informatiky
Kontaktní osoba: prof. Ing. Václav Přenosil, CSc.
Dodavatelské pracoviště: Katedra strojového učení a zpracování dat – Fakulta informatiky
Rozvrh
Pá 10:00–11:50 A415
Předpoklady
Study of PV200 course does not require preliminary knowledge.
Omezení zápisu do předmětu
Předmět je nabízen i studentům mimo mateřské obory.
Mateřské obory/plány
Cíle předmětu
Within this course the students will obtain deeper knowledge on the field of programmable structures (e.g. FPGAs) and get familiar with advanced methods of hardware design using hardware description languages. Verilog HDL is used to demonstrate most of the principles.
Výstupy z učení
Graduates of this course will be able to:
- understand the FPGA principle;
- understand the programming languages VHDL and Verilog;
- design advanced systems using HDL languages;
- program application for FPGA.
Osnova
  • - programmable structures fundamentals;
  • - Verilog HDL – concepts, basic syntax, abstraction levels, design hierarchy;
  • - designing in Verilog – combinational primitives, sequential circuits, state machine design;
  • - FPGA devices – capabilities, limitations, programming. Advanced features in Verilog, best practice;
  • - prefabricated components – IP cores, Megafunctions;
  • - interfaces & Peripherals – RS232, LCD, keyboard;
  • - introduction to VHDL;
  • - sofcore computing – introduction to NIOS2 processor system;
  • - practical tasks in Quartus II suite.
Literatura
  • 3. HDL - Chip Design, Douglas J. Smith, ISBN 0-9651934-3-8
  • THOMAS, Donald E. a Philip R. MOORBY. The Verilog hardware description language. 5. ed. New York: Springer, 2002, xx, 381. ISBN 1402070896. info
Výukové metody
Laboratory seminar.
Metody hodnocení
Evaluation consists of:
a) defense of set of tasks submitted during semester;
b) defense of final project.
Vyučovací jazyk
Angličtina
Navazující předměty
Informace učitele
http://l202.fi.muni.cz/vyuka/pv200/start
The course takes place in the Design and architecture of digital systems laboratory.
Další komentáře
Studijní materiály
Předmět je vyučován každoročně.
Předmět je zařazen také v obdobích podzim 2002, podzim 2007, podzim 2008, podzim 2009, podzim 2010, podzim 2011, podzim 2012, podzim 2013, podzim 2014, podzim 2015, podzim 2016, podzim 2017, podzim 2019, podzim 2020, podzim 2021, podzim 2022, podzim 2023, podzim 2024.